因为最近新坑(RP)的原因终于是有机会来点了点这个屏幕。讲一讲这个屏幕和其它之前遇到过的屏幕不一样的地方。首先屏幕是FSTN但是却是负高压。这两者本身并不冲突,只是通常而言FSTN的屏幕出现晚于STN,倾向于使用正高压而非负高压。其次是这个屏幕的扫描和行锁存分别有两个信号控制,一个为S,另外一个为CPL,目前并不清楚区别。再次是这个屏幕有一个叫CPG的信号,每一行会脉冲四次,第二次脉冲紧接着第一次,而第三次和第四次则是相隔较远。经测试该信号与PWM灰度有关,如调节第三次脉冲的位置即可调节较浅一级灰度的深度。向前会变淡,而向后会变浓。第四次脉冲则是控制较深灰度的深度。如果两个脉冲的位置不变而行长度增长,同样也会使两个灰度变淡。

刷新方法的话,这里采用MCU软件刷新。软件刷新目前的代码可以达到约153Hz的刷新率,那么为了节约电力大约有以下三种方案:

  • 基准:MCU持续刷新
  • 场待机:MCU刷完每一场后WFI待机,保持垂直刷新率85Hz。这种做法的问题在于MCU刷完待机期间屏幕也不显示内容,相当于占空比增加,为了达到同样亮度需要提高驱动电压,可能会带来额外的功耗开销。
  • 行待机:MCU刷完每一行后WFI待机,保持水平刷新率13.6kHz,垂直刷新率85Hz。

在当前的硬件下测试结果如下:

  • 基准:125mW
  • 场待机:117mW
  • 行待机:106mW

基本信息

  • 类型:单色点阵STN
  • 模式:FSTN Reflective
  • 分辨率:320x320
  • 灰度:2bpp
  • 驱动器:不详
  • 尺寸:2.6"
  • 背光:无

1569201522584-DSC_5023_s.jpg

引脚定义

  1. GND
  2. CPG
  3. CPL
  4. ST
  5. D0
  6. D1
  7. CP
  8. FR
  9. V5
  10. V3
  11. V2
  12. CPL
  13. S
  14. VDD
  15. FR
  16. V1
  17. V4
  18. V5

标准VDD为5V,3.3V也可使用。最佳V5在-12V~-17V之间。CP最大频率约8MHz。