只是做一下记录。由于uboot的兼容性问题，仍然选用gcc5。以下主要记录命令，基本可以直接复制使用。因目标平台为Cortex-A7，选择gnueabihf工具链。全文基本复读https://ntzyz.io/post/arm-v7-a-cross-compile-notes，zyz真是太强啦！

环境：Ubuntu 16.04 LTS + bash 执行用户需要具有root权限

BusyBox本体：

#建立保存下载文件的临时文件夹
mkdir temp && cd temp

#下载linaro工具链
wget http://releases.linaro.org/components/toolchain/binaries/5.5-2017.10/arm-linux-gnueabihf/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabihf.tar.xz

#解压至/opt
xz -d gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabihf.tar.xz
sudo tar xvf gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabihf.tar -C /opt/

#准备目标文件系统，放置于/opt/basefiles中
sudo mkdir /opt/basefiles

#为当前session设置环境变量
export PATH=/opt/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabihf/bin:$PATH
export ARCH=arm
export CROSS_COMPILE=arm-linux-gnueabihf-

#下载并编译BusyBox
wget https://busybox.net/downloads/busybox-1.28.3.tar.bz2
tar xjvf busybox-1.28.3.tar.bz2
cd busybox-1.28.3
make defconfig
sudo ARCH=arm CROSS_COMPILE=/opt/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabihf/bin/arm-linux-gnueabihf- make -j4 install CONFIG_PREFIX=/opt/basefiles
cd ..

大家好，欢迎回到FPGA教程的第四期。说是FPGA教程，结果一直在和大家讲数字电路的事情，但是毕竟数字电路是一切的基础，如果不理解数字电路，也许一开始玩FPGA不会有太大问题，但是越到后面就会觉得越玄。所以拥有良好的基础还是相当必要的。不过好消息是，本期就是数字电路基础的最后一期了。下一期开始就可以开始写Verilog玩FPGA了。

什么是状态机

其实各位可能之前已经听说过了状态机这个名词。状态机是个软硬件中都非常常用的设计。其实更像是一种设计模板，把需要实现的功能，划分成状态，然后套进状态机的模板中，最后实现这个状态机。那为什么要这么麻烦套成状态机再实现状态机，而不是直接实现这个电路呢？原因其实也很简单，一旦逻辑复杂到一定程度，“直接实现”会变得很难管理，而最后为了提高可维护性通常还是得引入状态机的设计。这样还不如一开始就做状态机呢。

状态机，顾名思义，必然是和 状态 相关的。状态机的主要思想就是，把一个机器的运行情况人为划分成很多不同的状态，而机器的输出，根据当前所处的状态来决定，而机器的输入则会影响到机器之后的状态。进一步到具体机器的设计，其实无非也就是要回答两个问题：

1. 在什么状态下要做什么事情

2. 怎么样会导致状态发生改变

比如最简单的例子，一盏灯，按一下会亮，再按一下会灭。这个机器就可以定义为有两个状态，一个是灯亮，一个是灯灭。回答第一个问题，什么状态下要做什么事情：灯亮的状态下，输出亮；灯灭的状态下，输出灭。回答第二个问题，怎么样会导致状态发生改变：灯亮的状态下，如果按键按下，就进入灯灭的状态；灯灭的状态下，如果按键按下，就进入灯亮的状态。无论何种状态下，如果没有按键按下，则停留在当前的状态。如果画成状态图的话，大致如下：

这个屏幕是给VerilogBoy实体机使用的屏幕，MIPI DSI接口，因为以前从来没有点过MIPI的屏幕，这里记录下过程方便以后参考。

基本信息

• 型号：AML-B16C15012Q
• 类型：RGB IPS TFT-LCD
• 模式：Normal Black
• 分辨率：320x320
• 灰度：接口支持8bpc，内部显存为6bpc，实际输出可能为6bpc
• 控制器：ST7796S
• 尺寸：1.54"
• 接口：MIPI 1-lane
• 背光：3并，VF=3.2V

接口定义

1. LEDA
2. LEDK
3. VCC 2.8
4. RESET
5. NC
6. NC
7. NC
8. VCCIO 1.8
9. GND
10. DATA0_P
11. TE
12. DATA0_N
13. NC
14. GND
15. GND
16. CLK_P
17. NC
18. CLK_N
19. NC
20. GND

上期教程中介绍了组合逻辑的使用，而本期教程则要来讲讲时序逻辑。

那么当然，第一个要回答的问题就是，组合逻辑电路和时序逻辑电路有什么区别。如果重新考虑之前做过的电路，不难发现一个特点，这些电路都是给定输入，得到输出。只要输入是一定的，输出也就是一定的。所有影响输出的因素只是输入而已。听起来很自然，没有什么问题对吧？甚至可能还觉得奇怪，如果我给定了输出，但是却不能确定输出，那不是乱套了吗？考虑这么一个需求。还是有一盏灯，有一个按钮，现在需要，按下按键，灯点亮，然后一直保持点亮，再按下按键，灯关闭，并保持关闭。不难看出，单独给定输入状态（按键按下或者没有按下）根本没法知道灯是开着还是关着，也就是输出不单单取决于当前输入，还取决于当前的状态。换句话说，电路有了自己的记忆。而在分析时，除了要考虑当前发生的事情，还需要考虑之前发生过的事情， 多了时间维度。这种电路被称为时序逻辑电路。

锁存器与触发器

记忆这事在单片机或者任何软件编程环境里都好说啊，无非是一个变量的事情。但是如果说回到电路角度，应该怎么解决这个问题呢？引入新的逻辑门，比如说 存储门什么的东西？其实完全不用，只要用之前在组合逻辑时用过的那些东西就可以做出能够存储状态的电路哦。原理图如下

看着有些奇怪是不是，这种电路应该怎么分析呢？因为一眼看过去似乎找不到什么输入，只有一个输出Q。不妨考虑下其中任意一条线为高或低，随后计算出来其它所有线的电平，发现没有出现逻辑上的冲突，也就是只要保持通电，这些电平就会一直保持这个状态。但是如果这时，由于外部的信号，改变了其中任意一条线的电平，所有的电平都会变化，并一直保持新的状态。所以呢，这也就是能够存储1个bit的电路了。

在进行了两期的背景介绍后，本期也是终于是进入正题了。如果你之前有了解过数字电路，大概就听说过数字电路大致可以分为组合逻辑电路和时序逻辑电路，而大部分的电路都是这两者的结合。本期所要介绍的也就是这其中的前者：组合逻辑。顺便，上期之后，大概部分玩家购买的74芯片或者FPGA开发板也已经到货了吧？本期也会附带关于如何用74或者FPGA实现这些实验的说明。   第一个例子还是从第一期举过的例子开始好了。想要设计一个电路，里面有两个开关和一个灯泡，希望实现两个开关任意一个打开的时候灯泡点亮。当然，一个显而易见的解决方案就是把两个开关并联，如下图所示：

但是如果我们用像一般考虑单片机电路一样的思路去考虑，那么就可以把两个开关看作是两个输入口，而灯泡是一个输出口，那么这个电路就会变成这样：

而这个盒子里面所包括的就是需要实现的电路。这个电路可以是一块74，也可以是一块单片机，或者只是像图1一样简单的连接起来而已。这里就来考虑下，如果要用单片机来实现要怎么做吧。很简单，一句if语句的事情，直接翻译要求，if ((a == 1)||(b == 1)) c = 1; else c = 0; 可以看见逻辑运算已经出现了，输入1为高或者输入2为高时，输出1为高，否则输出1为低，这样就是这个简单例子的逻辑。另外等于1 可以省略，就变成了if (a || b) c = 1; else c = 0;，再考虑到因为逻辑运算的结果本身就是1或者0，这里甚至不需要if，只需要 c = (a || b) 即可。 只有一个简单的“或”运算（||, OR）的关系，如果要用图示描述出来的话：